[Teledyne LeCroy] ‘DDR 디버그 툴킷- DDR 측정 쉽고 빠르게’ 주제의 포스팅
- 2024-10-26
- 조회수433
[Teledyne LeCroy] ‘DDR 디버그 툴킷- DDR 측정 쉽고 빠르게’ 주제의 포스팅
현대의 고속 데이터 처리 환경에서 DDR 메모리는 핵심적인 역할을 하고 있습니다. 하지만 DDR 메모리 설계와 검증 및 측정 과정은 복잡하고 도전적일 수 있습니다. 텔레다인르크로이는 복잡한 측정 과정을 간단하고 쉽게 해결할 수 있도록 DDR 디버그 툴킷을 제공하고 있습니다. 이 툴킷은 MAUI 오실로스코프 인터페이스에 통합되어, 측정 엔지니어가 분석 또는 측정 시나리오를 정하고 Command Bus 디코드 및 트리거링을 수행하며 아이다이어그램, 마스크 테스트 및 DDR의 전기적 특성을 수행하여 설계 단계 최적화와 신호 품질을 확인할 수 있습니다.DDR 디버그 툴킷은 설계 초기 단계부터 컴플라이언스 테스트까지 아우르는 솔루션입니다.
이번 포스팅에서는 텔레다인르크로이의 DDR 디버그 툴킷의 기능에 대해 말씀드리겠습니다.
DDR 디버그 툴킷의 주요 기능
다양한 메모리 버전 지원:
DDR2, DDR3, DDR4, DDR5는 물론 LPDDR2, LPDDR3, LPDDR4, LPDDR4X,LPDDR5까지 폭넓은 버전과 속도를 지원합니다. 최신 기술을 반영하여, 모든 세대의 DDR 메모리를 효율적으로 분석할 수 있습니다.
측정가능한 데이터 전송 속도는 DDR5 8400 MT/s,LPDDR5 6400MT/s는 물론 사용자가 지정할 수 있는 속도로 최대 8533 MT/s 속도까지 측정 가능합니다.
사용하기 쉬운 인터페이스
텔레다인르크로이의 DDR 측정 솔루션은 컴플라이언스 테스트와 디버그로 나눌 수 있습니다. DDR Debug 사용자 인터페이스는 초심자도 바로 측정을 수행할 수 있도록 인터페이스가 구성되어 있습니다. 르크로이 오실로스코프의 설정 과정과 같은 방식으로 왼쪽에서 오른쪽으로 자연스럽게 설정할 수 있도록 되어 있습니다.
어떤 표준을 측정할 것인지, 데이터 전송 속도는 얼마인지와 Read/Write를 구분하는 방법을 설정하면, 곧 바로 원하는 측정결과를 확인할 수 있습니다.
그림 1. DDR Debug의 사용자 인터페이스
Command Bus 디코드 및 트리거
동종 업계에서 텔레다인르크로이에서만 DDR 커맨드 버스 디코딩 및 트리거를 지원하고 있습니다.20개 이상의 프로토콜 명령을 디코딩하고 트리거할 수 있어, DDR5/LPDDR5까지 지원하는 Command Bus 분석이 가능합니다.
그림 2. DDR5 4800MT/s 신호의 커맨드 버스 디코딩 및 Clock, DSQ, DQ 신호, 오른쪽 테이블은 지원가능한 커맨드 프로토
JEDEC에서 정의한 아이다이어그램 및 마스크테스트
DDR Read/Write 패킷을 구분하여 각각의 패킷에 대한 아이다이그램 측정 또는 쓰기 패킷에 대해 특정 아이 다이어그램 테스트, 높이 및 너비 개방 측정을 수행합니다. 그런 다음 JEDEC 정의 마스크를 사용하여 데이터 또는 CA 쓰기 버스트를 테스트합니다.
아이다이어그램이 아이마스크를 침범한 경우, 마스크를 침범한 샘플 개수를 파라미터 테이블에서 확인할 수 있으며, 아이다어그램에 관련된 파라미터를 테이블에서 확인할 수 있습니다.
그림 3. DDR5 4800 MT/s 신호, DQ Write bust 신호의 Eye Diagram 및 마스크, 마스크 하단에 Eye Diagram 측정 파라미터와 JEDEC에서 정의한 특성 중 setup/hold time 과 Skew를 측정하고 있는 예
다양한 방법의 Read/Write 구분
대부분의 오실로스코프는 측정이나 커맨드 버스에 의존하지 않고, 시각적인 방법의 트리거링을 사용하여 Read/Wirte를 구분하기도 합니다. 하지만 텔레다인르크로이에서는 정확성을 고려하여 측정 및 사양에서 정의하고 있는 방법을 사용하여 Read/Write를 정확하게 구분하고 해당 버스트(패킷)을 구분합니다. LPDDR을 제외한 기본 DDR 스탠다드에서는 DQ와 DQS의 위상을 이용하여 Read/Write를 구분하거나, 커맨드 버스 라인을 이용하여 구분하며, LPDDR의 경우, 커맨드와 Preample을 이용하여 Read와 Write 신호를 구분합니다. DDR5에서는 CA4 신호와 Latency를 적용하여 Read/Write를 구분할 수 있습니다.
그림 4. DQ(파랑),DQS(빨강) 위상관계, Read 버스트의 경우, DQS와 DQ의 위상이 일치하며, Write는 DQS 주기의 1/4 만큼 위상이 다름
DDR5 소프트웨어 번들
DDR5 소프트웨어 번들은 DDR 디버그 툴킷과 컴플라이언스 테스트를 수행하는 QualiPHY를 포함한 솔루션 패키지 입니다. 모든 DDR2부터 DDR5(LPDDR5) 까지의 표준을 모두 포함한 솔루션을 제공합니다. DDR 디버그 툴킷으로 메모리 설계와 측정의 어려움을 극복하고, 더 빠르고 정확한 결과를 쉽게 얻을 수 있습니다.
DDR 측정이 필요하세요? 측정에 어려움을 겪고 계신가요?
지금 정광인스텍에 도움을 요청하십시오.